Họ và tên Trần kim Hạ   0604824
Lớp :DHDT2A
AT89LP213
I .Đặc điểm
AT89LP213  là vi điều khiển 8 bit thuộc họ MSC51

Cấu trúc cấp cao 8051     

 Dùng chu kỳ xung đơn cho những byte truy xuất.
 Có thể đạt trên  20 triệu lệnh mỗi giây khi xung nhịp của chíp là 20 MHz.
 Khoảng tần số máy chạy ổn định 0-20MHz.
 Trên Chíp có 2 chu kỳ nhân.
 Có 128 x 8 bit Ram nội.
 Có 4 cấp độ tiền ngắt.
Bộ nhớ chương trình cố định:
 Bộ nhớ chương trình Flash  2 KB.
 Số lần tẩy xóa chương trình tối thiểu của nó là 10,000 lần.
 Chíp có các cổng  giao tiếp nối tiếp.
 Chip hoạt động nhanh với 32 Byte dữ liệu.
 Có thể lập bảng 64 Byte cho Chip.
 Có hỗ trợ phần mềm Bảo Vệ 2 cấp độ.
Đặc điểm ngoại vi.
 Có nâng cấp thêm 2 bộ đếm và bộ định thời 16 bit.
 Có thể lắp thêm 2 Bộ điều biến Xung 8 bit ở ngõ ra, chỉ có trên loại Chip này.
 Có lắp thêm SPI chính/phụ với hai Bộ gửi và nhận.
 Bộ định thời giám sát với trình RESET.
 Bộ so sánh tương tự với cách ngắt và không ngắt .
 Chân 8 ngắt chung
Đặc điểm của vi điều khiển:
 Có 2 đường gỡ rối trong Chip.
 Có Cờ Power off phát hiện nguồn yếu và mở nguồn Reset.
 Máy phát xung nội 8 MHz.
 Tiêu tốn  năng lượng thấp khi chạy không tải và chế độ hạ thấp năng lượng.
 Có khả năng tái hoạt đông từ chế độ hạ năng(như chế độ ngủ đông trong máy vi tính).
Đặc điểm các ngõ vào ra và kiểu đóng gói.
 Có thể  dùng 12 cổng I/O.
 Hệ Thống các cổng I/O hầu như là hai chiều, cổng vào, cổng ra,cổng ra kéo đẩy, chế độ mở máng.
 Điện thế ngõ vào ra khoảng 5v
 Kiểu đóng gói  14 chân có 2 dạng TSSOP và SDIP
Điều kiện làm việc
 Điện thế 2.7V-5.5V
 Nhiệt độ -40ºC – 85 ºC
Đặc Điểm Chung
    Vi điều khiển  AT89LP213 là loại công suất tiêu thụ thấp, vi điều khiển 8 bit hoạt động tốt với bộ nhớ Flash 2 bytes.  AT89LP213 thuộc họ nhà MSC51. Nó có khả năng truy xuất 1 byte từ bộ nhớ trong chu kỳ bộ định thời. Việc truy xuất thông tin được thực hiện trong 6 chu kỳ xung nhịp.  Việc giải mã thông tin mất 12, 24 hoặc 48 chu kỳ xung nhịp. Việc chỉ dẫn thông tin cần từ 1 tới  4 chu kỳ xung nhịp.         & nbsp;         & nbsp;         & nbsp;         & nbsp;         & nbsp;   ít hơn khoảng 6 đến 12 lần so với chuẩn 8051. Xung nhịp của CPU có thể đạt 20 triệu xung trên giây.
II Sơ Đồ Chân

Chức năng của các chân:
1 P1.5 I/O    P1.5 Người dùng có thể thiết đặt nó ở dạng I/O port1 bit 5

           I/O   MOSI :SPI chân này có thể được thiết đặt: chính là Out / phụ In

             I       GPI5 : Là pin ngắt chung cho cổng vào 5
2 P1.7
 I/O      P1.7  Người dùng có thể thiết đặt  Port 1 bit 7
           I/O      SCK  Xung SPI khi thiết đặt là chủ, chân này là cổng ra. Khi là phụ thì nó là cổng vào.

                 GPI7 Ngắt tín hiệu vào  7
                                 
                                   .
3 P1.3  
 I/O   Có thể thiết đặt port 1 là cổng I/O bit 3.
           I      /RST :Tín hiệu Reset vào mức thấp.

I       GPI3 : Tín hiệu ngắt vào 3.

   I        DCL : Xung vao nối tiếp để gỡ lỗi cho chip. Khi OCD ở mức tích cực

4.GND I Ground

5 P1.2      I/O P1.2 : Có thể thiết đặt port 1 bit 2.
                  I GPI 2 : Tín hiệu vào ngắt 2

6 P3.4  I/O     P3.4 : Có thể thiết đặt port 3  là I/O bit 4
             I/O T0 : Bộ định thời/Bộ đếm bên ngoài đưa vào, hoặc PWM ra.
            
7 P3.2
           I/O    P3.2 Có thể thiết đặt port 3 là I/O bit 2.
             I       XTAL: Cổng vào bộ khuyếch đại đảo và mạch tạo  xung.

           I/O   DDA : Tín hiệu vào gỡ rối cho chíp, hi OCD tích cực và xung nội làm xung nguồn.

8 P3.3
         I/O        P3.3 Có thể thiết đặt port 3 bit 3.
          O          XTAL 2: Cổng ra của bộ khuyếch đại đảo.

          O        ClK out : Bộ tạo xung nội được dùng làm xung nguồn cho chip.Tạo xung ra bằng cách chia 2.

          I/O DDA : Tín hiệu vào ra để gỡ lỗi cho chíp, khi OCD ở mức tích cực, và xung ngoài là nguồn cho chip.

9 P3.5
 I/O      P3.5 : có thể thiết đặt port 3 là I/O bit 5.
           I/O T1: Bộ định  thời /bộ đếm ngoài và PWM ngõ ra
             .
10 VCC   I VCC.

11 P1.0
 I/O     P1.0: có thể thiết đặt port 1 là I/O bit 0.
             I       AIN0 : Bộ so sánh tín hiệu vào chủ động.

          I       GPI0 : Tín hiệu vào ngắt 0.

12 P1.1 
          I/O     P1.1Có thể thiết đặt port 1 là I/O bit 1
          I        AIN1 : Bộ so sánh tín hiệu vào thụ động

          I        GPI1 : Tín hiệu vào ngắt 1

13 P1.4 
        I/O        P1.4 : Có thể thiết đặt port 1 là I/O bit 4
         I         /SS : SPI chọn tín hiệu phụ.

         I  GPI4 : Tín hiệu vào ngắt 4

14 P1.6 
I/O      P1.6 Có thể thiết đặt port 1 là I/O bit 6
I/O       MISO : SPI  chủ là tín hiệu vào/ phụ tín hiệu ra
I GPI6 : Tín hiệu vào ngắt 6

III .Sơ đồ khối của AT98LP213

IV. Bộ Nhớ
 ROM : AT89LP213/214  có 2kB Flash Rom. Bộ rom có thể ghi và xóa 10000 lần và dữ liệu có thể tồn tại khoảng 10 năm. Các giải pháp gỡ rối và reset được đặt tại 59 byte đầu của bộ nhớ. Chip chỉ sử dụng Rom nội không cho phép dùng  Rom ngoài. Rom có cấu  trúc bảng cố định và được đánh địa chỉ để truy xuất.
 Địa chỉ trang nhớ 0000H – 07FFH. Ngoài ra chúng ta cũng có thể dùng 64-byte User Signature Arrayvà 32-byte Atmel Signature Array.

   RAM
  Ram của AT89LP213 có 128 Byte SDRAM của bộ nhớ I/O, và nó được định vị bởi 8 bit đỉa chỉ đơn. 128 Byte này có thể được truy xuất bằng đỉa chỉ  trực tiếp hoặc gián tiếp.Dùng địa chỉ trưc tiếp để truy xuất Upper 128 Ram và Lower 128 Ram, Dùng địa chỉ gián tiếp để truy xuất Lower 128 Ram. Địa chỉ gián tiếp không thể dùng để truy xuất Lower 128 Ram. Bộ nhớ I/O chỉ có thể truy xuất bằng địa chỉ trực tiếp và địa chỉ trong  thanh ghi SFRs. Một dãy gồm 32 byte dữ liệu, 4 dãy tạo thành một thanh ghi, có tất cả 8 thanh ghi. Việc chọn dãy thanh ghi nhờ vào giá trị chủa RS0và RS1 trong thanh ghí PWS. 

  AT889LP213 có một thanh ghi Trạng Thái  biểu thị trạng thái truy xuất của bộ nhớ.

Ký tự   Chức năng

/LOAD Cờ tải. Đặt mức cao nếu ghi trang nhớ tiếp theo, mức thấp nếu tải dữ liệu.
SUCCESS cờ Success. ở mức thấp khi chu trình của chương trình bắt đầu, và ở mức cao khi chu trình của chương trình kết thúc, bỏ qua tín hiệu ngắt  từ Brownout Detector (BOD).
/WRTINH Cờ cấm ghi. Được thiết đặt mức thấp bởi BOD. Làm nguồn giảm xuống. nếu trong qua trình truyền dữ liệu thì nó sẽ thực thi sau khi quá trình truyền dữ liệu hoàn tất.
/BUSY Cờ bận. ở mức thấp khi chương trình đang sử dụng bộ nhớ.

 

V Sơ đồ thanh ghi đặc biệt

V Các lệnh của AT89LP213
    LCALL, LJMP, ACALL, AJMP, SJMP, và  JMP @A+DPTR  là những lệnh nhảy không  có điều kiện, sẽ thực thi lệnh trong khoảng địa chỉ 000H đến 7FFH, còn đối với các lệnh  CJNE, DJNZ, JB, JNB, JC, JNC, JBC, JZ,  JNZ là những lệnh không cần điều kiện rẽ nhánh, nhưng sự xâm phạm về độ dài đỉa chỉ cũng như là độ dài của dữ liệu khi vượt qua giới hạn bộ nhớ cũn gây ra những biến động bất thường trong quá trình thực thi của Vi điều khiển.
 Các lệnh khác của AT89LP213 :

VI  Hệ Thống Xung  Cho Vi Điều khiển  AT89LP213
    Xung sử dụng cho AT89LP213 có thể dùng từ 3 nguồn : Nguồn xung thạch anh, nguồn  xung  ngoài và nguồn xung nội RC. Việc chọn nguồn xung tùy vào giá tri của Clock Source User Fuse 0 và Clock Source User Fuse 1. cho ở bảng  dưới. Ta cho nguồn Xung vào tại chân XTAL 1 và Xung ra từ chân XTAL 2
Clock Source       User Fuses 0   Clock Source User Fuses 1 
0                                   0                         Xung từ thạch anh.
0                                   1                         Nguồn định trước.
1                                   0                        Xung từ nguồn ngoài trên XTAL1.
1                                   1                         Xung từ nguồn RC 8 MHz.

 Sơ đồ mắc mạch tạo xung từ thạch anh.:

Sơ đồ mắc xung nguồn ngoài.

VII RESET
 Khi tiến hành RESET các thanh ghi  I/O sẽ trở về giá trị ban đầu, chương trình sẽ bắt đầu với ghi giá trị 0000H. Chip có 5 nguồn Reset : bật nguồn  Reset (power on Reset), Reset bằng nguồn ngoài (external Reset), bằng nguồn giảm(brown out reset), Bộ định thời (watchdog timer), chương trình Reset (program reset).
 Power-on Reset (POR): nguồn danh định là 1.4V .Thời gian để thực hiện Reset khoảng 92 Ms. Khi  thực hiện Reset thì cờ POF trong thanh ghi PCON có giá trị là 1, mức áp Reset ở đây dược gọi là Vpor.
  Bảng thời gian phục hồi của chip sau khi có xung kích Reset.

Brown-out Reset (BOR) : Điện thế định danh là 2.2V. khi  Vcc giảm đến Vbor lập tức Reset chip. Vbor >Vpor.
External Reset; (/RST) : Nguồn xung tích cực mức thấp tác động vào pin P1.3  /RST làm chip Reset. Chú ý rằng P1.3/RST cũng có thể thiết đặt là cổng vào ra I/O cho chip.
Watchdog Reset (WDT) : khi thực hiện Reset  sẽ mất 6 chu kỳ xung. Sau khi thực hiện Reset làm cho cờ WDTOVF trong thanh ghi WDTCON lên giá trị 1. Để tránh cho  Watchdog time tự ý Reset  thì một chuỗi 1EH/E1H được ghi trên thanh ghi WDTRST trước khi Watchdog thực hiện Reset
  Chức năng chính của WDT là tiến hành Reset khi chương trình chạy của  máy bị lỗi. Do mặc định thì WDT có chức năng đếm xung nhịp của CPU. Những bit đếm gộp trước, PS0, PS1, PS2 trong thanh ghi WDTCON được dùng trong  chu trình làm việc của bọ định thời, có từ 16k đế 2048k chu kỳ xung. WDT không dược kích hoạt khi chip đang ở chế độ nguồn giảm. khi Reset một xung nội được sinh ra. Từ các xung đã định sẵn ở bảng dưới cùng với mã kích khởi:(6.1)

Software Reset  : Một chương trình Reset được viết vào thanh ghi WDTRST  gồm một chuỗi  bit 5AH/A5H. khi Resetthi cờ SWRST và cờ WDTOVF có giá trị là 1.
 
        Sơ đồ thanh ghi WDTCON (WDT control) có địa chỉ là A7H

   ký hiệu                   Chức năng :

PS2 ,PS1, PS0 : Priod selection : chọn Bộ đếm bit gộp trước cho WDT

WDIDLE       :Disable/enable the Watchdog Timer in IDLE mode : khi WDIDLE=0 thì WDT tiếp tục đếm trong chế độ IDLE. khi WDIDLE =0 thì WDT nghỉ trong chế độ IDLE (nghỉ)

SWRST       :Software Reset Flag : là cờ có giá trị 1 khi  chương trình ra lệnh                           5AH/A5H để Reset,và có giá trị mặc dịnh là 0. có thể xóa bằng chương trình.

WDTOVF     :Watchdog Overflow Flag : thiế đặt sau khi khoảng thời gian Reset, cung được thiết đặt tại những thời điểm khác. Có thể được xóa bởi chương trình.

WDTEN     :Watchdog Enable Flag : là cờ chỉ đọc và biểu thị trạng thái của WDT, khi WDT nghỉ và sau đó hoạt động lại có thể dùng lệnh 1EH/E1H nạp vào SWRST.

     Thanh ghi WDTRST (Watchdog Reset Register) : có địa chỉ là A6H và không định địa chỉ bit. Khi WDT được kích hoạt thì chuỗi 1EH/E1H được ghi vào thanh ghi này và được kiểm tra bởi cờ WDTEN trong thanh ghi WDTCON.
VIII Tín Hiệu Ngắt  (Interrupts) 
 AT89LP213 Cung cấp 7 nguồn ngắt:Hai nguồn ngắt ngoài, hai nguồn ngắt thời gian, từ nguồn port nối tiếp, nguồn ngắt chung. Từ một nguồn ngắt chung. Từ một mạch ngắt so sánh tương tự. Mỗi nguồn ngắt riêng có thể cho phép  hoặc không cho phép nhờ vào việc thiết đặt hoặc xóa một bit  trong thanh ghi IE. Thanh ghi IE cũng  bao gồm những bit không cho phép ngắt, EA  chứa những bit không cho phép tất cả các tín hiệu ngắt. Mỗi nguồn tín hiệu ngắt được lập trình một trong bốn cấp độ ưu tiên. Bằng việc thiết đặt hoặc xóa trong thanh ghi IP hoặc IPH.
 Tín hiệu ngắt từ nguồn ngoài đưa vào pin /INT0 và /INT1, mỗi cấp độ hoạt động phụ thuộc vào những bit trong IT0 và IT1trong thanh ghi TCON
 Ngắt thông qua Port  nối tiếp nhờ vào giá trị OR giữa RI và TI trong  SCON dương SPIF trong thanh ghi SPSR.
 Cờ CF trong ACSR tạo ra tín hiệu ngắt  so sánh . giá trị của cờ này có thể được xóa bởi phần mềm.
 Phần lớn những bit khởi tạo tín hiệu ngắt có thể điều khiển bằng phần mềm.
  Bảng chọn giá trị cho nguồn tín hiệu ngắt :

Thanh ghi IE

Ký hiệu      Chức năng 

EA        Cho phép ngắt EA=0, không  chongắt EA=1
EC        Cờ cho phép ngắt so sánh . 
EGP     Cờ cho phép ngắt bằng xung chung.
ES        Cờ cho phép ngắt ththoong qua port nối tiếp.
ET1      Cho phép ngắt ở bộ định thời 1
EX1      Cho phép ngắt từ tín hiệu ngoài 1
ET0      Cho phép ngắt ở bộ định thời 1
EX0      Cho phép ngắt từ tín hiệu ngoài 0
 
Thanh ghi IP

Ký hiệu chức năng

PGP  ưu tiên ngắt chung mức thấp.
PS  ưu tiên ngắt port nối tiếp mức thấp.
PT1  ưu tiên ngắt từ timer 1 mức thấp.
PX1  ưu tiên ngắt  từ nguồn ngoài 1 thấp.
PT0  ưu tiên ngắt từ nguồn timer 0 thấp.
Pxo  ưu tiên ngắt từ nguồn ngoài 0 thấp.

Thanh ghi IPH

Ký hiệu   chức năng
PGH     ưu tiên ngắt chung mức cao.
PSH     ưu tiên ngắt từ port nói tiếp mức cao
PT1H    ưu tiên ngắt  từ timer 1 mức cao
PX1H    ưu tiên ngắt nguồn tín hiệu ngoài 1 mức cao
PT0H    ưu tiên ngắt timer 0 mức cao
PX0H :        & nbsp;  ưu tiên ngắt từ tín hiệu ngoài mức cao.

IX Bộ đếm và bộ định thời:
  AT89LP213 có hai thanh ghi 16 bit cho bộ định thời và bộ đếm (timer và  couner). Tuy thuộc vào giá trị của T0 và T1 mà ta có 4 có chế  độ làm việc: bộ đếm/định thời  biến đổi, bộ  đếm/định thời 16 bit, bộ đếm /định thời 8 bit nạp lại. Bộ định thời chia nhỏ.
   Mode 0 – Variable Width Timer/Counter :  (Bộ định thời  biến đổi) : đếm 8 bit và phụ thuộc vào PS trong thanh ghi TCONB. Việc đếm bắt đầu khi TR=1  và hoặc GATE =0  hoặc /INT1=1. việc đặt GATE=1 sẽ cho phép điều khiển bộ định thời bằng  nguồn tín hiệu ngoài  vào /INT1. TR1 điều khiển giá trị trong thanh ghi TCON, và GATE trong thanh ghi TMOD.
     
       Khoảng thời gian chờ ={256*2PSC0+1*(TPS+1)}/OF
    Với OF: tần số gốc
   Mode 1 Bộ đếm/định thời 16 bit tự động nạp lại.(16-bit Auto-Reload Timer/Counter): Đếm tối đa 16 bit.    
 Khoảng thời gian chờ ={65536-(RH0*RL0)}*(TPS+1)/OF
 Mode 2 Bộ đếm / định thời 8 bit tự  động nạp lại. (8-bit Auto-reload Timer/Counter) : Đếm tối đa 8 bit  lưu trong thanh ghi TL1, TL1 không chỉ được TF1 thiết đặt mà còn được TH1 nạp lại bằng chương trình.
 Mode  3 Bộ  định thời chia nhỏ (Split Timer) : được kích hoạt khi TR1 =0, Ở chế độ này thì nó sẽ thiết lập TL0 và TH0 thành 2 bộ đếm riêng biệt. Time0 điều khiển TL0 bằng những bit C/T, GATE, TRO, /INT0 và TF0. TH0 bị khóa và lấy giá trị từ TR1, TF1 từ Timer 1.
 Thanh ghi TCON (timer/counter control rgistor):

Ký hiệu Chức năng
TF1        Cờ có giá trị  là 1 báo tràn cho Timer 1.
TR1        Điều kiển Time1, Thiết đặt/xóa bằng phần mền.
TF0        Cờ có giá trị là 1 : báo tràn cho Timer 0
TR0        Điều kiển Time0, Thiết đặt/xóa bằng phần mền.
IE1         Cờ cho phép ngắt 1. được thiết đặt bằng phầng cứng và xóa khi quá trình                             ngắt kết thúc.
IT1 1         byte điều khiển ngắt 1. Được thiết đặt/ xóa bằng phần mền khi vượt qua  biên ngắt.
IE0          Cờ cho phép ngắt 0. được thiết đặt bằng phầng cứng và xóa khi quá trình ngắt kết thúc.
IT0 1       byte điều khiển ngắt 0. Được thiết đặt/ xóa bằng phần mền khi vượt qua  biên ngắt.

    Thanh ghi điều khiển chế độ Đếm/ Định thời: Timer/Counter Mode Control Register

Ký hiệu Chức năng
Gate:     Cổng điều khiển Timer/Counter tích cực 1.
  Thiết đặt giá trị để chọn Bộ định thời hoặc bộ đếm, giá trị bằng 1 thì chọn Bọ đếm và bằng 0 chọn bộ định thời.
M1 và M0: Xác định chế độ làm việc cho Timer/counter bằng việc dựa vào giá trị của chúng.

 Thanh nghi TCONB (Timer/Counter Control Register B) :

Ký tự              Chức năng
PWM1EN : Cấu hình cho Timer 1 tạo độ rộng cho xung ra tai T1 (P3.5)

PWM0EN : Cấu hình cho Timer 1 tạo độ rộng cho xung ra tai T0 (P3.4)

PSC12; PSC11; PSC10   : Bộ đếm gộp cho Timer 1 ở chế độ 0. Nhũng bit trong TL1=PSC1+1.

PSC02, PSC01, PSC00 Bộ đếm gộp cho Timer 1 ở chế độ 0. Nhũng bit trong TL0=PSC1+1.

   X Trình  Gỡ lỗi trong chip (ODC):
 Tín Hiệu Từ mạch vật lý  : khi ODC được phép ngắt  thì pin /RST được thiết đặt là cổng cào. Khi đó XTAL1 hoặc XTAL2 được thiết đặt là cổng vào hai  chiều cho dữ liệu ngắt  (DDA). Với nguồn ngắt từ RC nội thì Xtal1 được thiết đặt là DDA. Với nguồn ngoài thì XTAL2 được thiết đặt như DDC.(hình dưới)

 Chương trình ngắt điểm : Vi điều khiển AT89LP213 có chứa một lệnh ngắt phục vụ cho những điểm ngắt trong bộ nhớ chương trình, gồm một lệnh BREAK cho tất cả các chương trình.

XI I/O Ports
     Ta có thể thiết đặt cho các cổng I/O chạy ở bốn chế độ, dựa vào các giá trị của PxM0y và PxM1y.

PxM0y PxM1y chế độ Port
0         0        Hai chiều.
0         1        Đặt dữ liệu ra ngoài
1         0        Chỉ nhận dữ liệu.
1         1        Mở ống ngõ ra.

XII Giao tiếp ngại vi (SPI) 
.
  SPI cho phếp trao đổi dữ liệu tốc độ cao với thiết bị ngoại vi khác.hoắc giữa những AT89LP213 với nhau.
  Đặc điểm :
 Chạy song song, 3 đường đồng bộ dữ liệu chuyển đổi.
 Thiết lập hệ thống chủ hoặc tớ nhanh chóng.
 Tần số bit cực đại fosc/4.
 Trong vi điều khiển chu có 4 trình diều khiển tốc độ bit.
 Có dùng cờ ngắt phát.
 Có cờ bảo vệ chống đụng chạm khi truyền dữ liệu.
 Có hai bộ đệm nhận dữ liệu và hai bộ dệ phát dữ liệu,
 
Sơ đồ kết nối hai vi điều khiển AT89LP213:

   Sự kết nối hai vi điều khiển thông qua bốn chân :MSI, xung dịch SCK, và chân chọn phụ slave select (/ss).

  SPI có hai chế độ : thường và nâng cao.
         Chế độ thường không có bộ nhớ đệm khi truyền. việc ghi dữ liệu từ thanh ghi SPDR của vi điều khiển chủ bắt đầu khi bit đầu  của gói dữ liệu đến chân MOSI của slave. Sau dó mater ngưng phát dữ liệu nhờ cờ phát (SPIF).
         chế độ nâng cao có bộ nhớ đệm. hoạt động tương tự như chế độ thường, nhưng có quá trình ghi vào bộ nhớ đệm.
 
 Thanh ghi SPRS

 
ký tự     ,      chức năng

SPIF   : Cờ ngắt,khi gói truyền phát  dữ liệu kết thúc. Nó lên múc tích cực khi SPIE =1 và ES =1.
WCOL: Cờ báo va chạm. khi ENH=0,  WCOL được đặt lên mức 1  khi dữ  liệu trong thanh ghi SPI tiến hành ghi trong khi dữ liệu đang chuyển đổi. khi ENH=1 ,WCOL làm việc trong chế độ nâng cao khi bộ nhớ đệm đầy.
LDEN    cho phép tải  dữ liệu trong bộ nhớ Tx trong chế độ SPI nâng cao.khi ENH =1 , LDEN=1 và WCOL =0nó giúp bảo vệ dữ liệu tải từ bộ nhớ đệm Tx .
SSIG : Chọn Slave tùy ý. Nếu SSIG =0 thì SPI sẽ hoạt động trong chế độ phụ và /SS (p1.4) ở mức thấp. khi SSIG =1 thì SPI không chú ý bit /SS và chế dộ slave và hoạt động bất cứ khi nào SPE(SPCR.6) thiết đặt.
DiSSO : bit cấm Slave , khi được thiết đặt nó tạo ra MISO có ba trạng thái để thiết bị Slave có thể cho những mặt giao tiếp tương tự trên một dường truyền đơn của Master.
ENH  : Bit chọn chế độ nâng cao cho SPI. Khi ENH =0 chạy SPI ở chế độ thường.

Thanh ghi SPCR

Ký tự   Chức năng

SPIE : cho phép SPI ngắt. tích cực mức cao.
SPE : Cho phép SPI hoạt động
DORD: phân cấp dữ liệu. DORD=0 dữ liệu được phát là LSB,ngược lại là MSB
MTSR: chọn chế độ là Master/Slave chi chip.MTRS=1 chip này là Master, ngược lại là Slave.
CPOL : phân cực xung kích, khi CPOL=1 thì SCK ở mức cao khi nghỉ.ngược lại SCK của thiết bị chủ ở mức thấp  không truyền phát tín hiệu.
CPHA : Xung hiệu chỉnh pha. Bit này cùng với CPOL  điều khiển  xung và dữ liệu liên quan giưa Master và Slave.
SPR0 và SPR1 :  lựa chọn tốc độ xung. Hai bit này điều khiển tốc độ SCK của Master. Bảng thông số tốc độ Xung SCK
  SPR1  SPR0  SCK
    0        0      fosc/4
    0        1      fosc/8
    1        0      fosc/32
    1        1      fosc/64

Sơ Đồ khối thanh ghi dịch

Sơ đồ chi tiết  SPI:

XIII  Bộ so sánh tương tự:

Đặc điểm :     So sánh cờ ngõ ra và ngắt 
  Chọn điều kiện ngắt.
    Cấp độ cao hoặc thấp.
    Khởi tạo và tạo biên .
    Đảo ngõ ra.
  Chế độ hãm bằng pần mềm.
Hệ thống so sánh hoạt động thiết đặt ngõ ra ở mức 1 trong khoang 10 .khi tín hiệu vào chủ động tại AIN0 (p1.0)  tốt hơn tín hiệu vào AIN1 (p1.1). trường hợp khác ngõ ra là 0.
 Bộ ngắt so sánh với chức năng giảm nhiễu : Với ba cấp độ làm giảm nhiễu. Bộ so sanh dùng timer 1 để lấy mẫu, Trong quá trình truyền dữ liệu, bộ so sánh chờ cho tới khi hai cờ tràn timer 1 được thiết đặt, nếu giá trị của mẫu mới phù hợp thì cờ CF được thiết đặt. với trường hợp khác thì bỏ qua.

Thanh ghi  ACRS

 
Ký tự   Chức năng

CIDL  cho phép bộ so sánh ở chế độ nghỉ tức chế độ nghỉ tạm thời khi CIDL=1.khi CIDL =0 ngưng hẳn hoạt động của bộ so sánh.
CF  Cờ ngắt cho bộ so sánh. Được thiết đặt bởi bit CM[2.0]và CEN được thiết đặt, có thể được xóa bởi bit 6 của IE.
CEN  Cho phếp bộ so sánh hoạt động.
CM[2;0] Chế bộ ngắt của bộ so sánh.
   Bảng giá trị
  CM2  CM1  CM0  Chế độ ngắt
  0       0        0  chế độ ngăt thấp.
  0       0        1  Biên chủ động.
  0       1        0  Giảm nhiễu.
  0       1        1  giảm nhiễu theo biên.
  1       0        0  biên thụ động
  1       0        1  Đảo
  1       1        0  Giảm nhiễu theo biên thụ động.
  1       1        1  chủ động.